台联电(UMC)与Cadence日前共同宣布，双方在无线系统单芯片参考流程上共同研发的射频集成电路设计与验证，已经获得成功。这项配备Cadence
QRC撷取器与Virtuoso UltraSim全芯片仿真器的参考流程，结合Cadence
Virtuoso客制设计平台以及联电的RFCMOS工艺，可为客户提供精确的芯片仿真与验证流程。
联电与Cadenc是于2005年10月6日宣布将就复杂的无线设计，携手建构完整的参考解决方案。之后联电即成功产出测试芯片，验证了Cadenc的QRC撷取技术。Cadenc的Virtuoso
UltraSim仿真器，提供联电晶体管等级的无线电接收器模拟技术，这项模拟技术能将验证周转时间减少一半。
通过结合经Virtuoso平台验证的联电0.13微米混合信号/射频PDK，以及Cadenc精确的QRC撷取器技术与Virtuoso
UltraSim全芯片仿真器，双方成功研发设计法则与流程，能验证布局后晶体管等级的全芯片无线电接收器。
联电表示，同时使用Cadenc的Virtuoso平台与联电RFCMOS制程，能帮助无线应用产品的SoC设计；尤其在逆向批注验证的部分，Cadenc的QRC撷取器提供了便利且精确的设计法则，可预测例如LC-tank电压控制震荡器等重要区块的效能。再者涵盖RLCK的撷取器可以用来预测芯片的频率与设计效能，为模拟/射频设计公司提供完整的设计环境。
由于对具有更复杂的功能、更小的面积与较少耗电的无线电子产品的需求持续上升，因此更精确的寄生撷取技术，与晶体管等级全芯片仿真流程的需求也跟着提高。此项技术能降低客制无线系统单芯片的风险与加速其上市时程。这项参考设计流程目前可以在联电客户支持通路取得。
