Rambus公司及一些领先的科研机构即将建立一个高水平标准，目的在于将高速的芯片间互连引入低功耗设计。此举暗示：整个行业需要重新审视在互连设计中进行定义、测量及功率实现所采用的一些基本假设。

在日前举行的国际固态电路大会(ISSCC)上，Rambus公司的论文描述了一款采用90nm工艺制造的6Gbps串行/解串器，其每秒每千兆比特的功耗仅为2.2mw(2.2mW/Gbit/s)，是现有设计的十分之一。

相比较，TI在ISSCC大会上发布的是一款65nm工艺制造的12.5Gbps串行/解串器，功耗为27.5mW/Gbit/s。而索尼带来的，则是一款采用90nm工艺的10Gbps收发器，功耗为25mW/Gbit/s。

事实上，Rambus自己原有的产品与其相比功耗都要大很多。目前，Rambus的XDR和FlexIO两种互连产品的功耗大约都在20 mW/Gbit/s。

沿着这样的趋势，英特尔工程师为“IEEE电路设计大会”准备了一篇论文，论述了实现10mW/Gbit/s低功耗设计的途径。今天，采用PCI Express连接的主流PC的典型I/O功耗在15～30 mW/Gbit/s之间。

Rambus公司没有披露将在何时或采用何种方式把该技术带入市场，但他们明确表示，前进的道路上并没有主要障碍。

“测试芯片效果出乎意料的好，我们非常兴奋。”Rambus的协创人兼首席科学家Mark Horowitz表示，“尽管目前仍存在一些有关耐用性和量产方面的问题，但对此我并不担心。”Horowitz还是美国斯坦福大学计算机科学和电子工程教授。

事实上，与Rambus为大家所熟知的高端、速度驱动型互连产品相比，该技术可能会为其带来一个更为主流的机会。

“新技术针对大批量的计算和消费类应用。”Rambus公司负责工程的高级副总裁Kevin Donnelly表示。该公司同时还在进行另一个独立项目，目的在于采用65nm技术达到同样的2.2mW/Gbit/s功耗水平，但性能要提高4倍。“下一代技术的功耗预算必须与原有技术持平。”Donnelly表示。

Rambus希望mW/Gbit/s能够成为测度I/O功耗时新的度量单位，就如同MIPS/W已经广泛取代MHz，成为微处理器的主要衡量标准一样。

除了阐述低功耗串行/解串器设计中可能面临的新挑战外，该论文还为业界传达了另一条讯息：出现在各种互连标准中的1V信令将不再被接受。Rambus团队用低于200 mV的信令速率将低功耗互连推向了一个新水平。

由于采用了软件处理和逻辑复用，接收器的硬件预算一路降低。

为了构建能够处理低电压信令的收发器，研发团队使用了多种技术，包括：从逻辑到软件的大量驱动功能、将自适应均衡重心从发射器转向接受器等。

“这样的展示可能会改变人们对一些可能性技术的看法，”Horowitz表示，“如果标准指名了信令是1V，那么根本无法实现低功耗I/O。”

“人们需要1V摆幅的原因，在于他们不知道该如何勾画来实现一款更好的接收器。这需要采用复杂且非比寻常的技术。”该论文的合著者，同时也是斯坦福计算机科学系主任Bill Dally表示。

随着高端微处理器开始需要高达Tbps的I/O，低功耗芯片间互联正在迅速成为一种必需。一位资深工程师指出：“我们必须采取行动，否则当未来芯片管脚达到上百甚至几千支时，I/O功耗将成为系统的主要制约因素。”而Horowitz也表示：“今天，多数正在开发中的高端芯片都受制于功耗。”

但是，也有一些研究人员对Rambus公司的工作颇有微词。“对Rambus来说这也许是个突破，但它根本算不上是新技术。”在EE Times专门探讨互连的博客上，一篇匿名帖子如是说。帖子的作者提到了三星电子和UCLA在2004年联合发表的一篇论文，其中论述了用片上电容耦合方法实现的Gbps信令系统。该系统采用100nm工艺，功耗仅为1.92 mW。

同样在ISSCC大会上，来自UCLA的研究人员描述了使用两种RF技术结合电容耦合打造的一款10Gbit/s/pin(10Gbit/每秒/每管脚)的互连产品。该产品采用180nm工艺，实现了低至2.7mW/pin的超宽带连接，主要针对3D芯片堆栈内的裸片互连。

Sun Microsystems至少在近三年内一直都在研发用于芯片间互联的电容耦合技术。Sun在Proximity技术方面的努力与一项政府超级计算项目息息相关，但其在去年晚些时候却丧失了这个机会。当时，Sun公司高层就表示，将继续推动该技术的研发。现在，Proximity承诺其提供的连接速度较当前BGA封装高出100倍。

具体实现方法

Rambus的作法是采用各种技术组合，以实现2.2mW/Gbit/s这一具有里程碑意义的指标，其中包括由UCLA的研究员Ken Yang开发的一种电压模式信令技术。“你无法依靠单方面的努力实现整体功耗的降低，”Horowitz说，“你需要在逻辑、时钟、信令以及基础收发器等各个方面实现创新。我们在某些方面已经与一些公司建立了合作模式，但是在其它方面，我们必须依靠自己。”

目前，该公司实现的两项较大的创新成果是：将自适应均衡的重心从发射器转向接受器；推动更多的均衡工作从基本微控制器的专用硬件转移到软件。“在生产出一款极为敏感的接收器后，若你能从接收器的接收端开始，并一路回推，那么你将从整个系统的功耗降低中受益。”该论文的作者之一，同时也是北卡罗莱纳州大学Chapel Hill分校计算机科学教授John Poulton表示。

研究人员还找到了一个方法，能够利用取自时钟数据恢复(CDR)单元的现有信息测定信号中的高频损失，并通过有效调制接收器内被Dally称之为“三倍旋钮(treble knob)”的方法进行补偿。

“系统时钟快或慢时的CDR数据能够提供信号眼图是关闭还是张开的确切信息，我们需要这样的信息。”论文第一作者Robert Palmer表示。掌握这些数据并巧妙利用一些现有模块，可以不再需要典型接收器中的振荡器和内插器(interpolator)逻辑。

“这里没有额外的硬件用来处理自适应均衡。”Palmer表示。Dally补充道：“在典型设计中，内插器逻辑需要的功耗几乎与整个连接电路一样多。”接收器所产生的灵敏度允许工程师利用一般会出现在高速串行/解串器发送阶段的硬件FIR滤波器，来去掉信号的预加重和多重均衡。“我们花了很多精力进行预补偿，”Horowitz表示，“如果知道了我们如何积极推动大量功能从逻辑向软件的转移，许多人会为此感到震惊。”

麦利