芯片设计解决方案供应公司微捷码(Magma)设计自动化公司，发表有片上扫描链压缩功能的Talus ATPG与Talus ATPGX。这些先进的自动测试向量生成(ATPG)产品使设计师能明显改进测试质量，减少周转时间并且降低纳米级芯片的成本。藉由整合Talus ATPG和Talus ATPGX进入Talus物理设计环境，微捷码提供唯一真正实现物理相关DFT（Physically Aware DFT）的IC实现流程。

今天芯片设计的复杂度和更小的尺寸使测试制作的IC更加复杂。新的失效机制不断涌现。传统上，多数瑕疵是在门级网表上使用由ATPG工具产生的stuck-at模型来检测的。今天要维持必需的百万分之一的瑕疵率(DPM)，IC制造者必须使用与时序、布局和功率相关的瑕疵检验技术。结果，质量测试现在要求使用更多缺点模型以及从各种各样的设计工具中产生的费时和易出错的数据。传统ATPG工具没有这种性能或能力来提供纳米级IC测试质量和周转时间所需的水平。

Talus ATPG设计之初就是为了并行处理多种失效模型，以提高测试质量和设计周转时间。它充分地整合进微捷码的Talus IC实现系统并利用统一的数据模型架构来高效率地得到时间、布局、功率和其它一般ATPG工具无法获得的设计信息。这使Talus ATPG可产生其它工具无法生成的测试向量。例如，Talus ATPG可为极小的桥梁瑕疵和干扰进行测试。使用统一资料模型也允许Talus ATPG支持当前几乎所有的缺点模型，也可以容易地支持未来模型，和提供更好的易用性。

Talus ATPG也包括可在不降低测试质量的前提下进一步减少测试时间和测试费用的额外功能。它是市面上唯一的多线程ATPG工具，可以提供比常规工具更高的吞吐量。Talus ATPGX内建片上扫描链压缩功能，可降低40倍的测试数据容量。Talus ATPG能够准确地诊断机台上的失效以发现瑕疵的逻辑和物理位置。诊断结果可以传递到微捷码的Knights Camelot与Logic Map产品，和从微捷码Yield Manager产品上载的物理和电子瑕疵数据进行交互作用和失效分析。

“随着芯片工艺尺寸越来越小，我们必须处理新的、复杂的错误机制。以传统的ATPG工具来产生测试向量变得更加复杂而费时。”IDT设计自动化服务主任Camille Kokozaki表示，“我们发现微捷码的ATPG，时序和物理布局的紧密结合和无缝流程都非常令人信服。”

“作为一个公认的通信技术革新者，我们一直在期待着可帮助我们快速抢占市场的新技术。”Comtech AHA公司工程部副总裁Jeff Hannon表示。“Talus ATPG的多线程引擎，测试向量优化技术，与可针对多缺点模型的能力，使我们可以更快生成更有效的测试向量，有助降低我们先进IC的周转时间和成本。”

"随着设计和制造IC的费用日渐增加，测试过程更加高效率是极端重要的-如果您无法测试它，就不要建立它。"微捷码设计实施事业部总经理Kam Kittrell表示。"Talus ATPG的加入更加强了Talus平台的测试能力，使我们的顾客对他们芯片的制造、测试以及盈利能力更有信心。"

Talus ATPG与Talus ATPGX已经上市。