Cadence设计系统公司宣布Cadence Encounter Timing System 签收解决方案自从一年前推出以来，已经为100家客户所采用和配置。Encounter Timing System目前已经被TSMC、Freescale 半导体和智原科技等公司采用，在无论是网络，通讯器件还是微处理器和图形芯片等尖端芯片的设计和开发上扮演着重要角色。Encounter Timing System目前正在被第99和100家客户使用，他们是新成立不久的Luminary Micro和Element CXL。

Encounter Timing System是一种完整的电集成签收环境，能够实现更快的设计优化、调试和最终验证，进行时序、信号完整性、功率和统计分析。它的创新界面可以在设计流程的每一个阶段提供通用的电气视图，能够大幅提高生产力，并加快上市时间，同时支持强大的调试环境，可以对多维和互相依赖的设计闭合问题进行快速诊断。Cadence Encounter Timing System同时也是Cadence SoC Encounter RTL-to-GDSII 系统的重要组成部分，有助于谐调时序，从而提高设计的整体可预测性、生产力和性能。

“我们已经通过在SoC Encounter系统中进行签收驱动型实现，成功出带了五种业界领先的微控制器芯片，”Luminary Micro公司CAD经理Dale Littwin说。“我们对于信号完整性和全局时序调试以及统一化环境中的效率提升印象深刻。我们已经在SoC Encounter系统和Encounter Timing System中使用了通用时序引擎，而且已经使用了一段时间，我们认为这是一套很成熟的签收时序解决方案。”

“我们已经用Encounter Timing System成功出带了我们的90纳米级Elemental Computing Array（ECA-64）芯片，”Element CXI公司硬件工程部主管Joseph Hassoun说。“硅片的相关性以及用Encounter Timing System实现的快速运行时间超出了我们的期待。我们计划在今后的设计出带中继续使用Encounter Timing System。”

“很高兴看到这些创新的半导体公司加入到使用Encounter Timing System的IC供应商和设计公司的大家庭中，用该系统进行他们的尖端设计。在这么短的时间内达到100家客户，这充分证明了Encounter Timing System的价值与质量，”Cadence IC Digital营销部主管David Desharnais说。“此外，新功能如统计分析等将会让我们的客户看到更小工艺尺寸的真正潜力。”

Encounter Timing System是Cadence Digital Implementation解决方案中的一种常用技术，也是 Cadence Logic Design Team Solution的一部分，提供有L、XL和GXL三套产品。