继去年之后，ISSCC(国际固态电子电路会议)委员会于12月初再次组团来到上海介绍将于明年2月3~7日在旧金山举行的第55届ISSCC会议(ISSCC2008)。尽管在参加了数届ISSCC大会之后，中国仍然只有1篇论文被大会选中(清华大学)，不过ISSCC执行委员、台大教授汪重光却表示，继日本、韩国、台湾地区所带动的ISSCC会议中亚洲论文数量的三波增长之后，中国大陆的科技力量将有望推动在2020年前实现亚洲入选论文数量的第四波增长。

“面向生活与个性的系统集成”

ISSCC 2008 ITPC主席、Sony公司院士Yoshiaki Hagiwara博士介绍，“System integration for life and style”将是本次大会的主题。他表示，电路与系统设计师必须掌握所有层次的技术技能才能克服目前在系统集成上遇到的难题。据悉，今年的大会全体会议(Plenary Session)部分将会有四场主题演讲，来自三星高等技术学院(SAIT)、微软研究院、ARM公司以及Numenta公司的四位演讲人Hyung Kyu Kim、Bill Buxton、Mike Muller、Jeff Hawkins将分别就第二次数字消费革命的挑战与机遇、表面与切实计算(Surface and Tangible Computing)、嵌入式处理器技术、计算机与人工智能等技术上的想法同与会人员进行分享。

此次大会共收到656篇参选论文，最终的237篇论文(常规论文175篇，短论文62篇)将有机会在为期三天的32个分会场上进行发表和讨论。其中，北美、远东以及来自欧洲的论文各为101、67以及69篇，各占42%、28%以及29%。而来自工业界和大学的论文则各位125篇和112篇。这些论文涵盖了模拟(9%)、数据转换器(10%)、高速数字技术(7%)、IMMD(11%)、低功耗数字技术(6%)、存储器(12%)、RF(11%)、TD(12%)、无线(11%)以及有线(11%)等10个当今热门的半导体技术领域。据统计，共有3,564人参加了2007年的第54届ISSCC年会，ISSCC 2008将维持在这个水平，大概为3,600人左右。

成功经验

ISSCC执行委员、台大教授汪重光以《ISSCC FE Initiative and How NTU Achieves it》为题，对台湾地区特别是台大在参加ISSCC上的成功经验进行了介绍。他表示，目前中国地区递交的论文大部分还是学校和科研单位为主，这与ISSCC大会大部分论文来自工业界的情况不太一致。而台湾地区的入选论文从去年的20篇跌至今年的13篇就已经说明了这个问题。此外，系统完整的研究平台、产学互动和校企配合也是大陆地区必须加强的一个方面。“借助矽岛计划，在台湾教育主管部门的帮助下，台大在过去10年间进行的研究、实践、教育的三个项目建立了一个完整的硬件平台。”他说，“但最主要的是我们同工业界的配合。”据称，与TSMC以及MTK的合作令其获益非浅。特别是与后者建立的联合实验室，去年有10篇论文入选，今年也有5篇被选中。

亚洲新浪潮寄望中国大陆

Yoshiaki表示，ISSCC是芯片行业的奥林匹克盛会，其宗旨是将最新的技术突破与全球工程界分享。“这也是我们之所以来到上海进行宣讲的原因。”他说。而日立系统LSI研究部首席研究员Takayuki Kawahara博士则表示，从上世纪80年代开始，亚洲地区在历届ISSCC大会中被收入的文章数量经历了三次明显的上升，而背后的推动力量分别是日本、韩国和中国台湾。“我们认为，在2020年前的12年间，亚洲地区的论文数量还会有一次大的增长，而中国则将在其中扮演主要角色。”他说。

Takayuki的发言得到ISSCC北京分会主席、清华大学微电子学研究所教授王志华的认同。清华大学微电子学研究所所递交的一篇有关PLL的论文是中国大陆今年唯一入选的。事实上，从2002年开始，除03、04年外，中国大陆每年都有一篇论文入选。“由于全球IC行业的区域分布，亚洲地区的论文数量占据1/3的现状将会维持多年。”王志华说，“不过一般来说，无论是工学院还是科研单位的总体水平，都大概代表了一个国家的产业发展的平均水平。SMIC将于今年年底之前开放它的65nm工艺，随着主流制造工艺在中国的应用，我相信大陆地区已经处于台湾在2002年时的情形——在那之前，台湾入选的论文数还是零，但2002年开始，实现了快速增长，在2007年时入选的论文数量已经多达20篇。”

“中国大陆是否已经站在了起飞点的边缘？我认为还要看。”王志华说，“从条件看，我们在对ISSCC的关注度上已经具备了，但是能力还有待考验。”

清华入选论文介绍

王志华所在的研究所递交的一篇名为《采用低过采样率ΔΣ调制和内嵌FIR噪声滤除的1GHz分数分频PLL时钟发生器》(A 1GHz Fractional-N PLL Clock Generator with Low-OSR ΔΣ Modulation and FIR-Embedded Noise Filtering)的论文是此次大会中国大陆地区唯一被录用的论文。由清华大学电子科学与技术专业博士研究生喻学艺(X.Yu)在其指导教师李宇根(W. Rhee)和王志华(Z.Wang)的帮助下完成。据ISSCC官方披露的资料显示，该论文利用0.18um CMOS工艺实现了1ppm频率精度的分数分频PLL时钟发生器。混合FIR噪声滤出技术的采用使得带外的量化误差被压至新低，从而实现了低过采样率ΔΣ调制。此外，这款1GHz的PLL功耗为6.1mW，有效电路占位面积仅有1mm2。

王彦