今年四月份，惠普实验室（Hewlett Packard Laboratories）的研究人员声称已经“发现”了由加州大学伯克利分校教授Leon Chua在1971年一篇论文里提及的除电阻，电容和电感以外的第四种被动电路——忆阻器。

现在，惠普实验室（总部位于加州Palo Alto）表示他们已经展示了如何根据“阻值随流经的电流改变”的原理来控制这种忆阻器材料。实验室的高级人员许诺将在明年加快RRAM（阻抗性随机存取记忆体）商业成型芯片的开发进度。

惠普实验室的忆阻器主要研究人员Duncan Stewart 表示：“我们已经通过试验证明了我们的忆阻器表现得和理论预测的一致，另外我们已经能演示对忆阻器器件结构的工程控制，这意味着我们将很快就能构建出实际芯片。”

原子力显微镜下的一个有17个忆阻器排列成一排简单电路的图像。每个忆阻器有一个底部的导线与器件的一边接触，一个顶部的导线与另一边接触。这些导线有50nm宽。（图片由J. J. Yang, HP Labs许可。）

惠普实验室的忆阻器是一个由两个金属电极夹着的氧化钛层构成的双端，双层交叉开关结构的半导体。其中一层氧化钛掺杂了氧空位，成为一个半导体；相邻的一层不掺杂任何东西，让其保持绝缘体的自然属性。通过检测交叉开关两端电极的阻性，就能判断RRAM的“开”或者“关”状态。

如果是在保持绝缘体自然属性的氧化钛层的一端，该记忆体开关处在“关”的状态。通过在交叉开关结点处施加偏置电压，氧空位将从掺杂了氧空位的氧化钛层转移到无掺杂的一层，即开始了传导过程，并最终打“开”了记忆体的开关。同样地，通过改变电流方向氧空位将从无掺杂的一层转移回掺杂层，并最终把记忆体开关“关”上。

忆阻体的主要优势在于它的阻抗变化是非易失性的，直至对它施加了一个相反方向的电压，使氧空位动回掺杂层。目前开关速度可以达到大约每纳秒50次。

Stewart说，“人们研究像我们的忆阻体那样能表现出阻抗变化的材料有相当长一段时间，但对于其工作原理的解释各式各样，我们的实证建立在稳定的机理上，其关键就在：氧空位改变了氧化金属的接触面的特性。

不过即使知道氧空位将改变氧化钛的阻抗仍然不足以对该材料进行工程上的控制。惠普的研究人员同样需要通过细致的测量确定材料的特性。他们一开始假定氧空位改变了氧化金属材料的体积属性。但惠普现在则声明在氧化层和金属电极层的接触面发生的纳米级变化，而不是金属的体积特性变化，最终使忆阻器的阻抗发生了变化。

Stewart说：“我们现在已经通过实验确定氧空位改变了金属-氧化层接触面的电子势垒。”

研究人员同时还声称忆阻器是通过削薄肖特基势垒——即金属和半导体接触面的电子势垒，而不是通过改变氧化钛的体积特性来起作用的。

惠普实验室设计了一个可以演示忆阻器层与层之间接触面的细节特性的解决方案：将该试验器件横向布局在芯片上，而非纵向布局。惠普实验室的研究员Jianhua (Josh) Yang说“我们采用了单晶体氧化钛来使忆阻器构成一个横向器件，而不是纵向器件，以这种方式我们现在能够对两个接口分别独立地测试，并验证每一个接口对忆阻器产生的影响。”

惠普实验室制造了几种不同结构的横向器件以全面体现忆阻器的特性。横向器件同样也能测量不同次序下每一层的电气特性，并最终建立构建基于忆阻器的CMOS半导体的知识基础。“现在我们知道如何根据我们所需的特性来构造我们的新器件。”Yang说，“例如我们想用正极性电压“关闭”忆阻器，我们就会让氧空位置于首层氧化钛。如果你想用正极性电压“打开”忆阻器，你只需要将这两个层反转设置就可以了。”

惠普实验室目前正在努力制造第一个原型芯片以演示该电路的功能，预计这项计划将在明年完成。“利用工程控制我们现在可以构建一个能提供具体电气性能的器件，”Yang说。“也只有采用工程控制才能构建更大规模的集成电路。”

RRAM的设计将采用惠普实验室的原型芯片的交叉开关结构。单独使用间距少于50nm的金属线作底部电极，与垂直于该底部电极的金属线形成一个交叉开关。工程师计划用两层二氧化钛作为金属线间隙的夹心层，其中一层掺杂了氧空位而另一层不掺杂任何东西。电流在两根金属线之间流动：一个在顶部，一个则在底部，器件可以进行独立的位单元寻址，可以通过改变它们的阻抗最终关闭或打开位单元。

Stewart说：“我们正在搭建实际的集成电路以实现我们在非易失性随机存储器市场上的短期目标，这个市场有很大潜力。”

惠普实验室计划在2009年推出基于忆阻器交叉开关阵列的RRAM原型芯片。

届时除了采用相似的交叉开关结构，还将利用到模拟电路中阻抗的精确变化。惠普实验室声称大规模忆阻器阵列的每个交叉开关的可调阻抗能像大脑一样进行学习。人体大脑里的突触在无论什么时候有电流流经都可以得到增强，相似地忆阻器的阻抗也会被流经的电流减小。通过允许电流在任意方向的流动，这种神经网络可以学习适应不同的需要。

Stewart 说“RRAM是我们的近期目标，但从长期来说，我们对忆阻器的第二目标是通过建立能学习的自适应控制电路来转换计算，而采用突触的模拟电路至少还需要五年或者更多时间来研究。”

他们估计还需要五年时间才能生产出第一个模拟忆阻器原型芯片，商业应用还要差不多十年之久。

相关文章：电子产品的革命——惠普实验室制造出“第四种电子组件”